Паралелизъм на инструкциите

[IR]<-IM[[PC]]

[NPC]<-[PC]+ 4

Б) Фаза на декодиране на инструкцията и на извличане на регистровите операнди (ID) стъпалото, което изпълнява тази фаза съдържа следните апаратни компоненти: целочислен регистров файл (GPR registers), 3 x 32bit регистъра (A,B,Imm) и комбинационна логика Sign Extend, която разширява 16 битовия непосредствен операнд на входа и в 32 битов изходен операнд със същата стойност. Семантиката на фазата е следната:

[A]<- Reg[[IR]6..10]

[B]<-Reg[[IR]11..15]

[Imm]<-32 [IR]1616 ##[IR]16..32 underlined – разширение на знака


На практика тук е посочено само извличането на регистровите операнди и записването им във временните регистри А и В. Това извличане е възможно да се извърши едновременно с декодирането, тъй като адресните полета на rs1, rs2 и rd са фиксирани и не зависят от типа инструкция. Поради същата причина 16 битовата константа Immediate от инструкциите от тип И също може да се формира паралелно с декодирането.


В) Фаза на изпълнение (EX) - апаратните компоненти, поддържащи фазата са следните : 32 битово целочислено АЛУ, изходен регистър ALU Output, 2 входни мултиплексора, служещи за избор на операнд на АЛУ-то, цифров компаратор (Zero?), който сравнява стойността на 32 битовия регистър А с нула. На изхода на компаратора се формила логическа 0 или 1, в зависимост от това дали съдържанието на регистър А се различава или съвпада с 0. Стойността на изхода на компаратора се фиксира в тригера Cond (condition). В зависимост от вида на инструкцията, в тази фаза се извършва една от следните операции:

- изпълнение в АЛУ-то на инструкции от тип R.

[ALUOut]<-[A] func [B]

  • Изпълнение в АЛУ-то на операция с непосредствен операнд от тип I.

[ALUOut]<-[A] op [Imm]

  • Изчисление не ефективен адрес при операции load-store от тип I.

[ALUOut]<-[A] + [Imm]

  • Изчисление на адреса на условния преход от тип I условен преход

[ALUOut]<-[NPC]+[Imm]

[Cond]<-[A] op φ


Г)Фаза за обръщение към паметта за данни - такава фаза имат само инструкциите за обръщение към паметта load-store и условните преходи. Апаратните компоненти в стъпалото са паметта за данни (Data memory DM), буфера(Load memory data LMD) , в който се фиксира прочетената от паметта


Други реферати:
Банкова система на Китай
Борси и борсова търговия
Диагностика на мотивационната среда във фирма
Дивидентна политика и структура на капитала на компаниите
Застрахователен пазар


Изтегли реферата



Застрахователен пазар - Facebook Image
Сайтът се поддържа от DH Studio | pomagalo1.com © 2012 | Общи условия